ハードウェア・エネルギー特許

1959年7月30日、Fairchild Semiconductor 創業メンバーの Robert N. Noyce は米国に『Semiconductor device-and-lead structure』を出願し、1961年4月25日に米国特許 US2981877A として成立した。Claim 1 は半導体表面の酸化膜（SiO2）を介してリード線を pn 接合上に渡す構造を請求し、複数素子を同一ウエハ上で電気的に隔離する道筋を示した。Day 17 / ep62 で扱った Kilby US3138743A モノリシック IC が5ヶ月先行するが、Au flying wires による配線方式は量産で不利で、Noyce の oxide-isolated planar 方式が現代 CMOS まで連続する物質基盤になった。Original / Current Assignee 共に Fairchild Semiconductor Corp、Noyce 単独発明者で Jean Hoerni のプレーナ・プロセス US3025589A（同時期 Fairchild）の oxide passivation 前提という暗黙の依存関係を持つ。1969年 Texas Instruments と Fairchild の特許訴訟で「Noyce と Kilby の共同発明」と裁定され、2000年 Kilby 単独で Nobel 物理学賞受賞（Noyce は1990年没で対象外）。Day 27 Cage Patents 軸 HW Open ノートとして、本記事は (1) Claim 1 verbatim と oxide isolation の電気的 cage としての読み、(2) Day 17 / ep62 Kilby との5ヶ月差・配線方式差・量産化の分岐、(3) Hoerni プレーナ・プロセス US3025589A との暗黙依存（特許上は別件）、(4) Day 19 ep70 舛岡フラッシュ・ep71 CCD・ep72 HA ゲルとの Cage 軸物質バリエーションの中での位置づけ、(5) 2026年現代の TSMC 2nm / Samsung GAA / Intel 18A まで続く CMOS 製造の素過程としての oxide isolation の継承を発掘する。

1973年4月19日、Bell Telephone Laboratories の Willard Sterling Boyle と George Elwood Smith は『Buried channel charge coupled devices（埋込チャネル電荷結合素子）』を米国に共同出願し、1974年2月12日に US3792322A として成立した。Claim 1 は『平面電荷蓄積媒体と複数の電極場板を備え、適切な電気バイアス印加により電荷蓄積部位間で電荷を制御移動できる装置で、媒体が電気バリアで全方向囲まれ、限定領域でオーミックコンタクトを介して空乏化され、ポテンシャル極小（potential minima）が境界バリアの内部に物理的に存在することを特徴とする』ことを請求する。本特許の Claim 1 verbatim に「potential minima existing physically within the storage medium, interior of the boundary electrical barriers」が書かれており、Day 19『Cage Patents』軸の電荷cage（ポテンシャル井戸で電荷を閉じ込める）を明示的に請求している。Original Assignee は Individual だが Certificate of Correction で Bell Telephone Laboratories Murray Hill NJ に事後訂正された珍しい譲渡履歴を持つ。発明者・Bell Labs 帰属・出願日・成立日とも DB と一致確認（通算13件目の一致）。2009 年 Boyle/Smith は CCD 発明でノーベル物理学賞を受賞。本メモは Google Patents から Title・発明者・譲受人・日付・Claim 1 を取得済みだが、明細書全文（1969 年 Boyle/Smith の Bell System Technical Journal 論文との関係、CMOS イメージセンサーへの世代交代過程）は未読。

1980年12月20日、東京芝浦電気（現 Toshiba）の舛岡富士雄（Fujio Masuoka）と飯塚久一（Hisakazu Iizuka）の2名は共同で『半導体メモリ装置およびその製造方法』を米国に出願し、1985年7月23日に US4531203A として成立した。Claim 1 は『マトリクス状に配置されたメモリセルが、消去ゲート（erase gate）・浮遊ゲート（floating gate）・制御ゲート（control gate）の3層ゲート構造を備え、第3絶縁膜が第1絶縁膜より厚い』ことを請求する。これが現代 NAND 型フラッシュメモリの祖形であり、SSD・スマートフォンストレージ・microSD・SDカード・USBメモリ・LLM 重みファイル保管インフラまでが本特許の浮遊ゲートに電子を閉じ込める原理の延長線上にある。本特許は「フラッシュ」名称が舛岡 1984 年 IEDM 論文で命名される 4年前の構造特許で、Claim 1 の核は **floating gate を3層ゲートで電気的に囲い込み、消去・書き込み・読み出しの3操作を分離可能にした**点。DB訂正2件：(1) DB「舛岡単独」→ 実体は 舛岡＋飯塚2名共同（IBM 1968 Dennard 単独 / Bell Labs 1948 Bardeen-Brattain 2名 とは別パターン）、(2) DB「1982 年成立」→ 実体は 1985-07-23 成立（出願1981-11-13、Priority 1980-12-20）。Day 19 の3点セット『Cage Patents — 電子・電荷・分子の閉じ込め』ノート枠で、Claim 1 が明示的に「浮遊ゲートが消去ゲートと一部重なり絶縁膜で分離される」構造で電子を物理的に閉じ込める cage を請求する。

1980年7月17日、Eastman Kodak Company の研究員 Ching W. Tang は単独で『Organic electroluminescent cell（有機電界発光セル）』を米国に出願し、1982年10月26日に US4356429A として成立した。Claim 1 は『陽極電極、陰極電極、両電極間の発光ゾーン（有機発光剤と絶縁破壊電界強度が少なくとも約10⁵ V/cm のバインダーからなる）を含む電界発光セルにおいて、発光ゾーンと陽極電極の間に、ポルフィリン化合物の層からなる正孔注入ゾーンを備える改良』を請求する。Original Assignee と Current Assignee はいずれも Eastman Kodak Co。発明者は **Ching W. Tang 単独**で、業界通説「Tang & Van Slyke が OLED を共同発明」は本特許 US4356429A の発明者欄と整合しない。Steven A. Van Slyke は1987年 Appl. Phys. Lett. 51:913『Organic electroluminescent diodes』の共著者で、ジアミン HTL + Alq3 EML の二層構造を発表したが、本特許の発明者欄には不在。これは Day 11 ICI ベータ遮断薬（James Black 不在）、Day 12 シルデナフィル（一部研究者不在）、Day 9 PCR（Mullis 単独受賞 vs 6名共同特許）と同じ「**論文・教科書・受賞報道と特許名義のずれ**」現象。Day 8〜18 で発生した DB 誤り訂正は通算 **23件**、DB 一致確認は通算 **12件**。本メモは一次資料 URL 確認済み・Claim 1 取得済み・明細書全文未読、(1) ポルフィリン系単層構造から1987年二層構造への発展、(2) Kodak の Eastman Kodak スピンオフ・破産前後の OLED 特許継承、(3) Samsung Display / LG Display / 中国 BOE / TCL CSOT の OLED 量産工場への技術伝播、(4) 折りたたみ OLED（Samsung Galaxy Z Fold/Flip、Huawei Mate X、小米 Mix Fold）・iPhone X 以降の OLED 採用との接続を整理する起点として位置づける。

1992年11月20日、日亜化学工業株式会社（徳島県阿南市）の中村修二・向井孝志・岩佐成人の3名は共同で『窒化ガリウム系化合物半導体発光素子』を日本特許庁に出願し、1993年11月17日に米国に継続出願、1996年11月26日に US5578839A として成立した。Claim 1 は『ダブルヘテロ構造を有する窒化ガリウム系化合物半導体発光素子であって、(a) 第1・第2主面を持ち不純物添加した低抵抗 In_x Ga_(1-x) N（0 < x < 1）化合物半導体で形成された活性層（発光層）、(b) 活性層の第1主面に接合した活性層と異なる組成の n 型窒化ガリウム系化合物半導体の第1クラッド層、(c) 活性層の第2主面に接合した活性層と異なる組成の低抵抗 p 型窒化ガリウム系化合物半導体の第2クラッド層からなる』を請求。Original Assignee は Nichia Chemical Industries Ltd（当時の社名、徳島県阿南市本社）、Current Assignee は Nichia Corporation（2003年社名変更後）。発明者3名のうち中村修二は本特許の核となる p 型 GaN 結晶成長技術と量子井戸構造の発明者として広く認知されているが、本特許の発明者欄には**向井孝志（Takashi Mukai）と岩佐成人（Naruhito Iwasa）も並んで名を連ねており**、DB「Shuji Nakamura（中村修二）」のみの記述は訂正対象。Day 8〜18 で発生した DB 誤り訂正は通算 **22件**、DB 一致確認は通算 **12件**（Day 17 ep65/66/Day 18 ep67 で連続3件一致からの訂正系列再開）。さらに DB Original Assignee「Nichia Corporation」も誤りで、出願時の社名は **Nichia Chemical Industries Ltd**（1956年創立時から2003年社名変更まで使用）。本メモは一次資料 URL 確認済み・Claim 1 取得済み・明細書全文未読、(1) 共同発明者3名構成の意味、(2) 中村修二の日亜化学報酬訴訟（2001年提訴・2004年東京地裁200億円判決・2005年東京高裁8.4億円和解）、(3) 2014年 Nobel 物理学賞（赤崎・天野・中村）の発明者欄分離、(4) 現代の Samsung / LG / 中国 BOE OLED / Mini-LED テレビ・スマートフォン白色LED光源との接続を整理する起点として位置づける。

1954年3月5日、Bell Telephone Laboratories の Daryl M. Chapin・Calvin S. Fuller・Gerald L. Pearson の3名は共同で『Solar energy converting apparatus（太陽エネルギー変換装置）』を米国に出願し、1957年2月5日に US2780765A として成立した。Claim 1 は『太陽放射を利用して蓄電池を充電する装置であって、(a) 充電する蓄電池、(b) 少なくとも1つの光感応素子（n 型ゾーンに連続して boron 不純物濃度を含む p 型ゾーンを備えるシリコン体を含み、p 型ゾーンの厚みが電子の拡散長のオーダーである）、(c) 蓄電池および光感応素子と直列接続された一方向導通素子（光感応素子で発生した充電電流を通し蓄電池からの放電電流を遮断する向きに極性付け）からなる構成』を請求する。Abstract は『5% を超える変換効率』を明示し、それまでの Charles Fritts セレン太陽電池（1883、効率1%未満）や Russell Ohl Bell Labs シリコン p-n 接合発見（1941、US2402662A）を実用ライン上で初めて越えた装置であることを位置づける。Original Assignee は Bell Telephone Laboratories, Incorporated（AT&T の研究子会社）、Current Assignee は AT&T Corp。発明者3名・譲受人・優先日・成立日全て DB 一致確認（Day 8〜17 連続発生していたDB訂正系列で12件目の一致、Day 17 の HW-007/008 連続一致に続く快挙）。Patent Family は Netherlands、Switzerland、France、Germany、Japan、UK の6カ国に出願され、当時の Bell Labs の太陽電池グローバル展開の野心を示している。本記事は (1) Claim 1 の3要素構成（蓄電池＋光感応素子＋一方向導通素子）の意味、(2) Russell Ohl 1941 シリコン p-n 接合発見特許との関係（同じ Bell Labs だが別系統）、(3) 1954-04-25 ニューヨーク AT&T 本社での太陽電池公開実演とラジオ・電話実演デモ、(4) 1958年 Vanguard 1 衛星搭載（NASA・米軍 ARPA、宇宙応用が初の本格商業化）、(5) 1956年 AT&T 同意審決とトランジスタ特許群のロイヤリティフリー強制ライセンスとの関係、(6) Bell Labs から日本（シャープ 1959 年研究着手・1963 年商業化）・ドイツ（Siemens）・米国 RCA への技術伝播、(7) 現代の単結晶 Si（Tongwei・JinkoSolar・LONGi）・PERC・TOPCon・HJT・ペロブスカイト太陽電池との物質設計上の距離、(8) 中国の太陽電池サプライチェーン80%独占（IEA 2024）と本特許の物質基盤の現代的意義を発掘する。

1967年7月14日、IBM Corporation の T.J. Watson Research Center 所属 Robert H. Dennard は、米国に『電界効果トランジスタメモリ』を単独発明者として出願し、1968年6月4日に US3387286A として成立した。Claim 1 は『複数のメモリセルが結合した集積回路メモリで、各セルは (a) チャネル領域とゲート電極を持つ入力電界効果トランジスタ、(b) 容量を呈する記憶素子（容量電極の一方が前記トランジスタに接続、他方が基準電位に接続）、(c) ゲート電極に接続されたワード線、(d) トランジスタの一方の端子に接続されたビット線、(e) ワード線・ビット線・基準電位に対する電圧信号印加で容量を充電する制御手段、(f) ワード線信号がトランジスタを導通させない限りビット線信号が容量に対して無効、を備えるもの』を請求する。Abstract は『各セルは単一電界効果トランジスタと単一容量で形成され、容量充電によって情報を蓄積するが、電荷は時間とともにリークするため周期的な再生（リフレッシュ）が必要』と述べ、本文は最悪条件下で「200μs ごと」のリフレッシュが必要でメモリ動作時間の約10% を消費すると記載する。本特許は **1T1C（1 Transistor – 1 Capacitor）型 DRAM セルの最小構成を1968 年時点で囲い込んだ核特許**であり、1985 年6月4日に米国寿命満了で失効。発明者・譲受人・出願年・成立年とも DB と一致確認（Day 8〜16 連続訂正系列で10件目の一致、Day 17 の HW-007 に続いて2連続一致）。本特許は 1974年に Dennard 自身が共著で発表した『Design of ion-implanted MOSFETs with very small physical dimensions』（IEEE J. Solid-State Circuits 9(5), 256–268）で定式化された Dennard scaling 法則（電圧・電流・寸法を同比率で縮小すれば電力密度一定）とは別物で、本特許 = 構造発明（1T1C セル構成）、scaling 論文 = 縮小則の経験法則として明確に区別する必要がある。本メモは Google Patents から Claim 1・発明者・譲受人・日付・refresh 200μs 言及を取得済みだが、明細書全文（IBM Type 369 メモリ製品との対応、1970 年代の Intel 1103 / Mostek MK4096 等の競合との関係）は未読。

1973年1月22日、Intel Corporation の Federico Faggin / Marcian E. 'Ted' Hoff Jr. / Stanley Mazor の3名は共同で『Memory system for a multi chip digital computer』を米国に出願し、1974年6月28日に US3821715A として成立した。Claim 1 は『CPU を第1半導体チップに配置し、複数の双方向データバス線と第1・第2半導体メモリチップ（各チップは予め定められた異なるコードを bus 上で認識する chip decoding circuit を含み、その code 受信時にメモリの一部を活性化する）を接続した汎用デジタル計算機』を請求する。Abstract は MOS チップ群（RAM・ROM）が双方向データバスを介して CPU と結合する構成を述べ、本文は『central processing unit』『MOS』『single MOS chip』を多用する一方、Busicom や 4004 という具体的製品名への言及は**ない**。本特許は Intel MCS-4 ファミリー（4004 CPU / 4001 ROM / 4002 RAM / 4003 シフトレジスタ）の bus アーキテクチャを覆う特許で、**4004 単体の構造特許ではない**。発明者3名は DB 一致確認（Day 8〜16 連続訂正系列で9件目の一致）。Federico Faggin の貢献は本特許に表れた bus 構成だけでなく、4004 製造を可能にしたシリコンゲート MOS プロセス（US3597469A、Fairchild 在籍時1968年出願）であり、Masatoshi Shima は Busicom 社からの設計協力者として4004 の論理設計に深く関与したが本特許の発明者欄には**不在**である。本メモは一次資料 URL 確認済み・Claim 1 取得済み・明細書全文未読、(1) Title の正確な解釈、(2) MCS-4 ファミリー特許 vs 4004 単体特許の区別、(3) Shima 不在の経緯、(4) 現代の AI チップ（Nvidia H100・Cerebras WSE-3・中国 Cambricon・Google TPU）の bus アーキテクチャとの距離を整理する起点として位置づける。

1979年4月5日、Oxford 大学 Inorganic Chemistry Laboratory 教授 John B. Goodenough は同研究所の Koichi Mizuchima（水島公一）と共同で、英国優先出願として『電気化学的 cation 抽出による fast ion conductor』を出願した。1980年3月31日に米国継続出願、1981年11月24日に US4302518A として成立。Claim 1 は『一般式 AxMyO2 で α-NaCrO2 構造の層を持つイオン伝導体（A は Li, Na, K のいずれか、M は遷移金属、x<1, y≈1）の A+ カチオン空孔を A+ カチオン抽出により創出した』ことを請求し、LiCoO2（リチウム・コバルト酸化物）層状正極を物質特許として米国で囲い込んだ。Original Assignee は Individual で、1984年に United Kingdom Atomic Energy Authority（UKAEA）に譲渡、1997年に AEA Technology PLC、現在は Ricardo AEA Ltd が Current Assignee。発明者欄は Goodenough と Mizuchima の2名で、並行する Mizushima/Jones/Wiseman/Goodenough 4名共著の Mater. Res. Bull. 15(6), 783–789 (1980) 論文に登場する P.C. Jones と Philip J. Wiseman は本特許の発明者欄に不在である（論文と特許のずれ）。Sony は1991年に旭化成・吉野彰のリチウムイオン挿入黒鉛負極（US4668595A、1985年出願）と Goodenough の LiCoO2 正極を組み合わせて世界初の商業 Li-ion 電池を発売、これがスマートフォン・ノートPC・データセンタ UPS・電気自動車の電源系の物質基盤となった。2019年 Nobel 化学賞は Goodenough（97歳・最高齢受賞）・M. Stanley Whittingham（TiS2 系、Exxon）・吉野彰（黒鉛負極、旭化成）の3名共同受賞。本記事は (1) DB登録『Mizushima, Jones, Wiseman 共同／University of Oxford 譲受』記述の訂正、(2) 論文と特許の発明者ずれ、(3) 1984年 UKAEA 譲渡の意味、(4) 現代 AI データセンタ・スマートフォン・EV 電源系の物質的下支え、(5) LFP/NMC/全固体電池との設計分岐を発掘する。

1959年2月6日、テキサス州ダラスの Texas Instruments Inc. の新人エンジニア Jack S. Kilby は、米国特許 US3138743『Miniaturized electronic circuits』を単独発明者として出願した。Claim 1 は『単結晶半導体ウェハ内に定義された複数接合トランジスタ（各トランジスタは反対導電型の薄半導体層を一方の主面側に持ちベースとエミッタ領域を形成、ベース・エミッタ接合とベース・コレクタ接合は両方とも当該主面に達する）＋ウェハ内の細長い半導体抵抗領域＋導電手段による選択的接続』を請求する。出願背景は1958年5月の TI 入社後、社内有給休暇期間中に着想し、1958年9月12日にゲルマニウム mesa p-n-p トランジスタ片で発振回路を組み連続正弦波出力をオシロで確認したという初動作デモ。本特許は1964年6月23日に成立、1981年6月23日に失効。並行して Fairchild Semiconductor の Robert N. Noyce が1959年7月30日（Kilby より約5ヶ月遅）に米国特許 US2981877『Semiconductor device-and-lead structure』を出願し1961年4月25日に成立した。Noyce は Hoerni のプレーナプロセスを基盤に同一基板内で Al 配線を行うモノリシック構造を実現したのに対し、Kilby チップは細い金（Au）の flying wires で素子間を接続したハイブリッド構造で、厳密には monolithic IC ではない。商業 IC は Noyce 系列が主流となったが、Kilby は2000年 Nobel 物理学賞を半額受賞（残り半分は Alferov・Kroemer のヘテロ構造、Noyce は1990年逝去のため対象外）、受賞時に『Bob もここにいるべきだった』と発言した。本メモは一次資料 URL 確認済み・Claim 1 取得済み・明細書全文未読、Kilby vs Noyce の設計分岐と特許史が現代の中国 RISC-V vs ARM vs x86 命令セット分岐と何が比喩で何が類似かを整理する起点として位置づける。

1948年2月26日、ニュージャージー州 Murray Hill の Bell Telephone Laboratories で物理学者 John Bardeen と実験家 Walter H. Brattain は、米国特許 Serial No. 11,165（後に放棄、本特許 US2524035 の継続出願元）として『半導体材料を用いた三電極回路素子』を出願した。本特許は1948年6月17日に continuation-in-part として再出願され、1950年10月3日に成立。発明の対象は、(a) 一方の導電型を持つ半導体ブロックの本体、(b) その表面に形成された反対導電型の薄層、(c) 表面層に接触するエミッタ電極、(d) エミッタから広がる電流を集めるコレクタ電極、(e) 本体と接触するベース電極からなる回路素子で、Claim 1 はこの5要素の組合せを請求する。設計の核は『電流を増幅する半導体3端子素子』で、これが点接触型トランジスタ（point-contact transistor）の基本特許である。本特許の発明者欄に William Shockley が不在である事実は、1947年12月23日の点接触型動作確認実験に Shockley が直接関与せず、Bardeen の表面状態理論と Brattain の実験技術で成立したという Bell Labs 内部の役割分担を反映している（Shockley は別系統の接合型トランジスタ特許 US2569347 を1948年6月26日に単独出願し1951年9月25日に成立、Bardeen-Brattain 特許とは別物）。1956年 Nobel 物理学賞は3名共同受賞となったが、特許名義は2名共同のまま残った。さらに1956年1月24日の米司法省 vs AT&T 反トラスト訴訟和解（Consent Decree）で、本特許を含む Bell Labs の半導体既存特許群は審決前発行分について全申請者にロイヤリティフリーで強制ライセンスされた。これにより Texas Instruments・IBM・Sony 等が低コストで参入可能となり、東芝・NEC・日立・サムスン・TSMC へと続く半導体産業の世界的拡散の制度的起点になった（Watzinger et al. の経済史研究は本同意審決をマーシャル・プランを超える経済貢献と評価）。本記事は (1) Google Patents で取得した US2524035 の Claim 1 verbatim、(2) 点接触型と接合型の設計分岐、(3) Shockley 名義不在の経緯、(4) 1956年同意審決の制度効果、(5) 現代の中国 AI×韓台半導体ニッチへの接続、(6) Week 4「ハードウェア・エネルギー特許」サブシリーズ初回としての位置付けを発掘する。